Sg安定化電源回路の解説
4-400A PPアンプに使用している“逆流”も考慮したSg安定化電源回路ですが、この回路の設計者である JF3IPR 大前さん がご自身のプログ(もあい日記)に 設計計算手法や動作原理 を詳しくアップされました。興味のある方は、一読願います。
| 固定リンク
「4-400A PPアンプ製作」カテゴリの記事
- 真空リレーの装着(2013.07.30)
- 4-400Aリニアアンプ動作中!!(2011.10.08)
- Sg安定化電源回路の解説(2011.01.06)
- 不可解な現象(2010.11.23)
- マッチドペアを探す(2010.11.21)
「安定化電源」カテゴリの記事
- Sg安定化電源回路の解説(2011.01.06)
- 壮絶死した電源の修理(その3)修理完了!(2010.02.26)
- 壮絶死した電源の修理(その2)(2010.01.03)
- 壮絶死した電源の修理(その1)(2010.01.03)
- 何か間違っているの??(2009.09.16)
コメント
西村さん
どうもです、紹介頂きTKS
変な所あれば是非指摘ください。>ALL
投稿: jf3ipr | 2011年1月 7日 (金) 02時13分
なんか、あまり反応ありませんね。
マニアックで難しすぎるのかな。
投稿: JF3DRI | 2011年1月15日 (土) 00時50分
JF3DRI OM 最初この回路を見た時私も例のキャパシタの意味が不明で、いまだに理解できていません。ツェナーの雑音除去なら並列接続すると思いますし、かと言って応答を早くする方向も考え難いものがあります。一方、このキャパシタに例外的な耐圧を与えているので、球がフラッシュしたケースなど過渡的な症状を意識したものかと何か深い意味があるのではと勝手に想像しています。時間ができたらSPICEで謎解きしてみます。忘れたころにコメントするかも知れません。私もどなたか謎解きをしてくれるのではと期待していました。こういう面白い話題を提供していただけるOMに感謝です。
投稿: JA2HVW | 2011年1月15日 (土) 21時35分
JA2HMV水島さん。
水島さんからのコメントをお待ちしておりました。そして、水島さんならズバっと回答を書いてもらえるんじゃないかと思ってましたが、OMでもわからないとなると、何なんでしょうかね?? 私はJF3IPRさんのように深く考えないタイプなので使ってみて「動作すれば良い」「人がやっているんだからとりあえずは付けておこう」的発想なのでダメです。
#別件:確かR5だったかトラップのX線写真を撮影されてましたね。
投稿: JF3DRI | 2011年1月16日 (日) 20時58分
JF3DRI OM, 私もどなたか明快な説明をしていただけるものと密かに期待しておりました。小生勉強不足を身にしみて感じていますHi.X線写真はR7000の壊れた24-21用Trapで、そいつを取り払い7-18用に再調整した結果7・10は実用化にこぎ着けました。今度のX線像はVencher YA-1 LPFです。コネクタ品質には問題ありですが、透視像からはマジメに造ってあることが判りました。近々小局のBlogにUPします。2エリアも今夜は10年ぶりの積雪で明日出社が危ぶまれます。何しろ雪の備えが全くない地方なので、わずか1cmの積雪でも交通が大混乱します。
投稿: JA2HVW 水島 | 2011年1月17日 (月) 00時43分
JF3DRI OM,謎解き続きです。気になっていたのでモデル化しSPICEで解析を試みました。詳細は大量になるので省略しますが、結論から言えば過電流保護と同時にダイナトロン特性、あるいは予期せぬフラッシュなどによる逆流から暴走を制御する簡潔にして優れた回路であることが確認できました。
疑問は2つのキャパシタです。誤差増幅ゲートに2.2nFを入れると過電流負荷から回復の際出力に正のスパイクを生じます。2.2nFがあることにより出力の回復に対してゲート電位回復が遅れることが原因です。2.2nFを増やすと振幅が増大し、ついには整流電位まで上昇します。ノイズ対策の気持ちは判りますが、ダイナミックに負荷変動するSG電源にとっては逆効果でした。
もう一方のレギュレータFETゲート:ソース間のキャパシタの採用理由がはっきりしないのですが、極端に大きな値を設定して効果を見ると、気絶したレギュレータFETの回復を遅らせる働きがあることが判りました。Plate振幅がSG電位を割り込むと逆流が発生しますが、逆流からSG電位回復を遅らせることで球の暴走に歯止めを掛ける効果を期待したものと勝手に解釈することにしました。JH2CLV OMのGU-84B 6mリニアアンプでも本回路の解説がありましたが、2つのキャパシタは実装せずと望月OMにサラリと逃げられましたHi!お粗末ですが謎解きはこのくらいにしておきます。解析の詳細がご入り要でしたら小生宛にメールください。駄文長文で大変失礼しました。
ところで西村OMのBlogにきれいに回路図が張り付けてありますが具体的にはどうするのでしょうか?時間がある時で結構ですのでご教授下さい。
DE JA2HVW水島
投稿: JA2HVW水島 | 2011年1月25日 (火) 11時31分
JA2HVW水島さん
SPICEまで出動させて詳細な回路解析いただいたようですね。で、結論からするとゲート-ソース間のCは不要(入れない方が良い)ということなんですね。
実際には、この4-400A、思っていたほどジャジャ馬じゃなく、ドライブの低いレベルから最大出力までSg電流の逆流が全く観測されませんし、フラッシュのような現象も発生していないので気が付かないだけなのかもわかりません。また、回路図には載せていませんが、50kΩのブリーダ抵抗で10mAだけ常時流れるようにしています。(無くとも大丈夫なのですが、気持ちの問題で・・・)
本末転倒となりますが、この回路の真価をホントウに試す(実験する)には、誰もが認めるジャジャ馬 4CX1000A で使ってみなければわからないのかもしれません。
それと、よろしければ設計者のJF3IPR局のブログにも書き込んでいただければと思います。大前さんは私より遥かに詳しいので。
投稿: JF3DRI | 2011年1月26日 (水) 21時30分
あ、ブログへの回路図のアップの方法ですが水魚堂さんの回路図エディターBsch3V(フリーソフト)で描いて、ビットマップで出力、それを適当なレタッチソフトでPNG形式にしてアップロードしています。
(JPEGではボケてしまうため)
Bsch3Vは、メタファイルも出力できるので、それを利用する方法もありますが。
投稿: JF3DRI | 2011年1月26日 (水) 21時45分
OM,情報ありがとうございます。参考にさせていただきます。ところで設計者のIPR氏のブログに足跡を残してきました。ご本人から何かアドバイスやコメントがいただけると嬉しいのですが。
投稿: 水島 | 2011年1月27日 (木) 22時08分
JF3IPR/大前です。
今日は風邪でダウンしてまして休暇を取りました。
水島さんの解説を読ませて頂きました。
下のFETのゲートに入ってるCはフィードバック系の位相補償と見ることができると思うので容量を大きくしていくと系が安定すると思いますが、逆に負荷変動に追従できなくなる。ということかと。水島さんご指摘のとおり。
普通電源回路でここにCは入れたくないですね。用途にもよりますがあまりお奨めできない回路と思います。今回の2200pFは分圧抵抗との時定数からざっくり4.3KHzぐらいのオーバーシュート(リンギング)を発生させるんではないかと思いますが自信はありません。ゲートのCはやめて出力段にやや大きめのコンデンサを入れておくのが得策ではないかと思います。
問題の上FETのゲートに入ってるCですが、なるほどです。逆流からの回復時のオーバーシュートを抑えてるんですね。
下のCをやめて応答を早めにしておいて、上のCもやめて、出力コンデンサを大きめにするのが素直に思えてきました。
投稿: jf3ipr | 2011年1月28日 (金) 10時55分
大前OM,コメントありがとうございます。おっしゃる通り下側Cは遅れ補償になるので、電圧安定度は向上しますが負荷変動には逆効果になります。個人的にはどちらのCも無い方が良いと思います。どこまでアクティブ制御するかは設計方針によりますが、制御FETが作るポールと出力側ポールが近づくことが多いので実機での評価が欠かせないと思います。電源はシンプルですが奥が深いことをあらためて知らされました。この回路には設計者の高いセンスと美学が読み取れます。脱帽です!
投稿: HVW | 2011年1月28日 (金) 15時34分
水島OM
2つのCは無い方が良いということで意見が一致しましたね。まだ気づいてない奥の深いところがあるかもしれませんが・・・
まったく高いセンスを感じます。
投稿: jf3ipr | 2011年1月28日 (金) 19時15分