Sg安定化回路テスト
電源部でNewとなる回路、すなわちPowerMOS-FETを用いた安定化回路の検証を行いました。とりあえず、2SK2225は使用せず、破壊しても良い手持ちジャンクの2SK794(VDSS=900V)を用い、いつも送信管のテストで用いている真空管式カラーTVのトランスを用いた800V電源を用いてです。(900V耐圧で800Vを使うのは少し危険なんですが・・・)
結果は、思惑どおり(JF3IPR大前さん設計どおり)の動作をしてくれ、安定化した電圧を取り出すことができました。
欲を出して、電流制限回路(配線図の赤で囲った部分)が正常に働くかもチェック。確かに120mA程度で電流制限はできたものの、制御用のFETが吹っ飛んでしまいました。
破壊した理由・・・この回路だと、負荷がショートなどの過大電流が流れると制限は掛かるものの、定電流が流れっぱなしになるため、MOS-FETに過大な負荷がかかることとなるようです。(例えば、入力600Vで100mAだと、600x0.1=60WがFETでの損失となる)
これを回避するためには、回路を遮断するトリップ回路を設けるか、あるいは「フの字特性」にする必要があります。いろいろと考えた(フォトカプとSCRを使ってトランスの1次側を遮断とか)のですが、ワタシのアタマでは設計しきれず、Sg回路がショートすることは考えにくいため、とりあえずはこの回路を使うこととしました。
バラックで、実験した残骸・・・こんなもんに800V印加するのは自分でも恐ろしいと感じているのですが・・・。
で、なにやら大きな別のものがくっついていますね。はい、絶対に破壊されない方法・・・そこで試しに使ってみたデバイスがVces=1400V, 損失=1100WのIGBT。使うことが無いと思っていたんですが、なな、なんとこれがうまく働いてくれました。
もちろん実際には使いませんけどね。
| 固定リンク
| コメント (6)
| トラックバック (0)
最近のコメント